





PLD-MEMORIAS

DISPOSITIVOS LÓGICOS PROGRAMABLES

PLD-MEMORIAS

PLD: Programmable Logic Device (Dispositivo Lógico Programables)



Cantidad de direcciones
= Número de **AND'S**


Ancho de palabra
= Número de **OR'S**

CAPACIDAD =
Número de **AND'S** x Número de **OR'S**


PLD-MEMORIAS

EJEMPLO: Implementar las siguientes funciones: $F_0 = \sum_m (0, 1, 3, 4, 6)$; $F_1 = \sum_m (0, 1, 3, 5, 7)$; $F_2 = \sum_m (2, 3, 4, 6, 7)$
con ROM, PAL y PLA.


A	B	C	F_0	F_1	F_2
0	0	0	1	1	0
0	0	1	1	1	0
0	1	0	0	0	1
0	1	1	1	1	1
1	0	0	1	0	1
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	0	1	1



$$F_0 = \bar{A} \cdot \bar{B} + \bar{A} \cdot C + A \cdot \bar{C}$$



$$F_2 = A \cdot \bar{C} + B$$



$$F_1 = \bar{A} \cdot \bar{B} + C$$

PLD-MEMORIAS

ROM: Read Only Memory (Memoria de Solo Lectura)

Implementación del ejemplo con ROM

Relación entre Cantidad de Direcciones y Variables de Entradas

$$\# \text{ de Direcciones} = 2^{\# \text{ de Entradas}}$$

En la **ROM**, la matriz de **AND's**, **NO** se puede Programar, viene de fabrica grabada por defecto con todos los minitérminos, como en un decodificador. Por lo tanto el número de variables de entrada determina el número de direcciones (cantidad de **AND's**).


La matriz de **OR's** se puede programar sin ninguna restricción.

Por lo tanto la implementación es directa desde la tabla de verdad colocaré un punto (conexión) donde la función valga 1 (minitérmino). Conviene tener la función expresada como suma de minitérminos y no simplificarla.

Matriz de AND's
NO PROGRAMABLE

$$\text{CAPACIDAD} = 8 \text{ AND'S} \times 3 \text{ OR'S} \\ 8 \times 3$$

Matriz de OR's
PROGRAMABLE



PLD-MEMORIAS

PAL: Programmable Array Logic (Lógica de Arreglo Programable)

En la **PAL**, la matriz de **OR's**, **NO** se puede Programar, viene de fabrica grabada por defecto con una cantidad determinada de direcciones por función de salida y **NO** se pueden reutilizar los términos grabados en otras direcciones que no pertenezcan a la función que estamos implementando. Es decir no se podrá poner mas de un punto rojo (conexión) en cada fila de la matriz de **OR's**.


En la matriz de **AND's** se pueden programar sin ninguna restricción los términos simplificados, respetando los grupos de direcciones de cada función de salida.

Por lo tanto para la implementación conviene simplificar la función.

Debo elegir una memoria que tenga tantas direcciones por función de salida como la función del problema a implementar tenga la mayor cantidad de términos una vez simplificada.

Observación: no se utilizan algunas direcciones, ya que hay funciones que tienen menos términos que otras a implementar.

Implementación del ejemplo con PAL Matriz de **OR's**



PLD-MEMORIAS

PLA: Programmable Logic Array (Arreglo Lógico Programable)


Implementación del ejemplo con PLA

Matriz de OR's
PROGRAMABLE

En la **PLA**, ambas matrices de **OR's** y de **AND's** se pueden Programar sin ninguna restricción y se pueden reutilizar los términos grabados en otras direcciones que no pertenezcan a la función que estamos implementando. La cantidad de direcciones (cantidad de AND's) se calcula sumando todos los términos distintos de las funciones simplificadas.

Por lo tanto para la implementación conviene simplificar la función.

Observación: NO se dejan direcciones sin utilizar, ya que hay funciones que tienen términos iguales entonces se comparten en la implementación.



CAPACIDAD = 5 AND'S x 3 OR'S
5 X 3

PLD-MEMORIAS


CONCLUSIONES: ROM - PAL - PLA

PLD CARACTERÍSTICAS	ROM	PAL	PLA
MATRIZ DE AND's	NO PROGRAMABLE	PROGRAMABLE	PROGRAMABLE
MATRIZ DE OR's	PROGRAMABLE	NO PROGRAMABLE	PROGRAMABLE
FUNCIÓN SIMPLIFICADA	NO	SI	SI
NÚMERO DE DIRECCIONES (AND's)	$N^{\circ}\text{AND's} = 2^{N^{\circ}\text{ENTRADAS}}$	N°AND's = CANTIDAD DE FUNCIONES A IMPLEMENTAR X CANTIDAD DE TÉRMINOS DE LA FUNCIÓN SIMPLIFICADA CON MAS TÉRMINOS.	N°AND's = CANTIDAD DE TÉRMINOS DISTINTOS DE TODAS LAS FUNCIONES SIMPLIFICADAS.
OBSERVACIONES		GRUPO DE DIRECCIONES EXCLUSIVO DE CADA FUNCIÓN DE SALIDA. NO SE PUEDEN COMPARTIR CON OTRA FUNCIÓN. NO MAS DE UN PUNTO POR FILA EN LA MATRIZ DE OR's.	SE USAN TODAS LAS DIRECCIONES.


PLD-MEMORIAS

Ejercicio 7: Convertir el código BCD exceso 3 Gray a BCD 8421 utilizando, alternativamente, ROM, PAL y PLA. Comparar los resultados obtenidos.


N°	BCD GRAY EX - 3				BCD 8 - 4 - 2 - 1			
	A	B	C	D	A'	B'	C'	D'
	0	0	0	0	X	X	X	X
	0	0	0	1	X	X	X	X
	0	0	1	1	X	X	X	X
0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	0	1
2	0	1	1	1	0	0	1	0
3	0	1	0	1	0	0	1	1
4	0	1	0	0	0	1	0	0
5	1	1	0	0	0	1	0	1
6	1	1	0	1	0	1	1	0
7	1	1	1	1	0	1	1	1
8	1	1	1	0	1	0	0	0
9	1	0	1	0	1	0	0	1
	1	0	1	1	X	X	X	X
	1	0	0	1	X	X	X	X
	1	0	0	0	X	X	X	X




$$A' = ACD\bar{D}$$



$$B' = AD + A\bar{C} + \bar{C}\bar{D}$$



$$C' = D$$



$$D' = A\bar{B} + A\bar{C}\bar{D} + \bar{A}\bar{C}D + ACD + \bar{A}BC\bar{D}$$


PLD-MEMORIAS

Implementación del ejercicio 7 con **ROM**

CAPACIDAD = 16 AND'S x 4 OR'S
16 X 4

Matriz de AND's
NO PROGRAMABLE

Matriz de OR's
PROGRAMABLE




PLD-MEMORIAS

Implementación del ejercicio 7 con **PAL**

CAPACIDAD = 20 AND'S x 4 OR'S
20 X 4

Matriz de AND's
PROGRAMABLE




PLD-MEMORIAS

Implementación del ejercicio 7 con **PLA**


CAPACIDAD = 10 AND'S x 4 OR'S
10 X 4

Matriz de AND's
PROGRAMABLE




PLD-MEMORIAS


Ejercicio: Realizar un circuito que multiplique dos palabras de 2 bits, siendo A y B dos palabras de 2 bits cada una, es decir $A = A_1A_0$ y $B = B_1B_0$. Implementar con ROM, PAL y PLA.




A ₁	A ₀	B ₁	B ₀	S ₃	S ₂	S ₁	S ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1




$$S_3 = A_1 A_0 B_1 B_0$$



$$S_2 = A_1 \bar{A}_0 B_1 + A_1 B_1 \bar{B}_0$$



$$S_1 = A_1 \bar{B}_1 B_0 + A_0 B_1 \bar{B}_0 + A_1 \bar{A}_0 B_0 + \bar{A}_1 A_0 B_1$$




$$S_0 = A_0 B_0$$

PLD-MEMORIAS

Implementación del ejercicio del multiplicador con **ROM**

CAPACIDAD = 16 AND'S x 4 OR'S
16 X 4

Matriz de AND's
NO PROGRAMABLE




PLD-MEMORIAS

Implementación del ejercicio del multiplicador con **PAL**

CAPACIDAD = 16 AND'S x 4 OR'S
16 X 4

Matriz de AND's
PROGRAMABLE

Observación: Se dejan direcciones sin utilizar, ya que las funciones S_3 , S_2 y S_0 que tienen términos S_1 . En este modelo las direcciones de cada función de salida, no son correlativas, por ejemplo las que corresponden a S_1 son las **2, 6, 10 y 14**.




PLD-MEMORIAS

Implementación del ejercicio
del multiplicador con **PLA**

CAPACIDAD = 8 AND'S x 4 OR'S
8 X 4

Matriz de AND's
PROGRAMABLE


Matriz de OR's
PROGRAMABLE




PLD-MEMORIAS

Ejercicio: Implementar el circuito de un sumador y de un restador completo en diferentes dispositivos PLD utilizando ROM, PAL y PLA.

A	B	C	S	C _A
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




$$S = A \oplus B \oplus C$$




$$C_A = AB + AC + BC$$

A	B	C	R	B _W
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1



$$R = A \oplus B \oplus C$$




$$B_W = \bar{A}B + \bar{A}C + BC$$


PLD-MEMORIAS

Implementación del ejercicio con ROM

SUMADOR COMPLETO
FULL ADDER




RESTADOR COMPLETO
FULL SUBTRACTOR



PLD-MEMORIAS


Implementación del ejercicio con PAL

SUMADOR COMPLETO
FULL ADDER



CAPACIDAD = 8 AND'S x 2 OR'S
8 X 2

RESTADOR COMPLETO
FULL SUBTRACTOR




CAPACIDAD = 8 AND'S x 2 OR'S
8 X 2

PLD-MEMORIAS


Implementación del ejercicio con PLA

**SUMADOR COMPLETO
FULL ADDER**



**CAPACIDAD = 7 AND'S x 2 OR'S
7 X 2**

**RESTADOR COMPLETO
FULL SUBTRACTOR**




**CAPACIDAD = 7 AND'S x 2 OR'S
7 X 2**


PLD-MEMORIAS

Ejercicio: Implementar el circuito de un sumador y de un restador completo en un mismo dispositivo PLD utilizando ROM, PAL y PLA.


A	B	C	S	C _A	R	B _W
0	0	0	0	0	0	0
0	0	1	1	0	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	1	0	0
1	1	0	0	1	0	0
1	1	1	1	1	1	1




$$S = A \oplus B \oplus C$$



$$C_A = AB + AC + BC$$



$$R = A \oplus B \oplus C$$



$$B_W = \bar{A}B + \bar{A}C + BC$$


PLD-MEMORIAS

Implementación del ejercicio del sumador y restador con **ROM**
y restador con **ROM**

CAPACIDAD = 8 AND'S x 4 OR'S
8 X 4

Matriz de AND's
NO PROGRAMABLE

Matriz de OR's
PROGRAMABLE




PLD-MEMORIAS

Implementación del ejercicio del sumador y restador con **PAL**

CAPACIDAD = 16 AND'S x 4 OR'S
16 X 4

Matriz de AND's
PROGRAMABLE

Matriz de OR's
NO PROGRAMABLE



Observación: Se dejan direcciones sin utilizar, ya que las funciones C_A y B_W que tienen un término menos que S y R . En este modelo las direcciones de cada función de salida, no son correlativas, por ejemplo las que corresponden a S son las **0, 4, 8 y 12**, por lo tanto se debe ser muy cuidadoso al momento de implementar.

PLD-MEMORIAS

Implementación del ejercicio del sumador
y restador con **PLA**

CAPACIDAD = 9 AND'S x 4 OR'S
9 X 4

